Проектирање на компјутерски системи со HDL

Објавено: јуни 28, 2022
1. Наслов на наставниот предмет Проектирање на компјутерски системи со HDL
2. Код 4ФЕИТ07З020
3. Студиска програма КТИ
4. Организатор на студиската програма Факултет за електротехника и информациски технологии
5. Степен Прв циклус студии
6. Академска година / семестар III/5 7. Број на ЕКТС 6
8. Наставник Д-р Данијела Ефнушева
9. Предуслов за запишување на предметот Положен: Логички дизајн
10. Цели на предметната програма (компетенции). Запознавање со техники и принципи за дигитално проектирање и симулација на компјутерски системи со помош на јазици за опис на хардвер. По завршувањето на курсот студентите ќе бидат оспособени за:
– употреба на јазици за опис на хардвер при развој на компјутерски системи и/или компоненти;
– проектирање на компјутерски компоненти (процесор, ALU, контролна единица, регистри, меморија, магистрали итн.) со HDL;
– Пишување на тест програми и симулација на компјутерски компоненти опишани во HDL.
11. Содржина на програмата: Вовед во дигитално проектирање на компјутерски системи со HDL. Запознавање со јазици за опис на хардвер. Нивна споредба. Вовед во VHDL. Основни градбени блокови: ентитети, архтектура, порти, сигнали и променливи. Типови на податоци. Типови на оператори. Примена на стандардни библиотеки и пакети. Структури за конкурентно извршување. Структури за секвенцијално извршување. Дефинирање на процеси. Дефинирање на состојбени машини. Конструкции за хиерархиски опис на структурирани системи. Инстанцирање на компоненти. Конфигурација на дизајн. Практичен дизајн на RISC-базиран процесор во VHDL. Проектирање на АЛУ единица. Проектирање на контролна единица и контролна/селективна логика. Проектирање на процесорски регистри. Проектирање на програмски бројач и логика за гранење. Проектирање на проточна имплементација на RISC-базиран процесор во VHDL. Проектирање на проточна податочна и контролна патека. Проектирање на мемориски компоненти во VHDL. Работа со IP јадра. Користење на IP-јадра како составни делови на посложени дигитални системи. Користење на софтверски платформи за симулација на дигитални системи проектирани во HDL. Креирање на тест програми и поставување на параметри за симулација.
12.Методи на учење Предавања, аудиториски и лабораториски вежби
13. Вкупен расположив фонд на часови 2 + 2 + 1 + 0
14. Распределба на расположивото време 180
15. Форми на наставните активности 15.1. Предавања – теоретска настава 30
15.2. Вежби, семинари, тимска работа 45
16. Други форми на активност 16.1. Проектни задачи 0
16.2. Самостојни задачи 25
16.3. Домашно учење 80
17. Начини на оценување 17.1. Тестови 0
17.2. Семинарска работа/проект 0
17.3. Активност и учење 10
17.4. Завршен испит 90
18. Критериуми за оценување до 50 бодови 5 (пет) (F)
од 51до 60 бодови 6 (шест) (E)
од 61до 70 бодови 7 (седум) (D)
од 71до 80 бодови 8 (осум) (C)
од 81до 90 бодови 9 (девет) (B)
од 91до 100 бодови 10 (десет) (A)
19. Услов за потпис и полагање на завршен испит Лабораториски вежби
20. Начин на полагање на испитот Два парцијални испити во текот на семестарот во времетраење од по 120 минути или еден завршен писмен испит во соодветна испитна сесија во времетраење од 120 минути. Оценување и на лабораториските вежби. Во конечната оцена влегуваат поените од писмениот испит и лабораториските вежби.
За време на испитот не е дозволено користење книги, скрипти, ракописи или белешки од кој било вид, како и калкулатор, мобилен телефон, таблет или кој било друг електронски уред.
21. Јазик на кој се изведува наставата Македонски
22. Метод на следење на квалитетот на наставата Само-евалуација и анкети
23. Литература
23.1. Задолжителна литература
Бр. Автор Наслов Издавач Година
1 David Money Harris, Sarah L. Harris Digital Design and Computer Architecture 2nd Edition Morgan Kaufmann 2013
2 Volnei A. Pedroni Circuit Design and Simulation with VHDL 2nd ed. MIT Press 2010
3 Brock J. LaMeres Quick Start Guide to VHDL Springer 2019
23.2. Дополнителна литература
Бр. Автор Наслов Издавач Година
1 Douglas L. Perry VHDL : Programming By Example, Fourth Edition McGraw-Hill 2002
2 Brock J. LaMeres Quick Start Guide to Verilog Springer 2019