Техники за HDL проектирање и FPGA реализација

Објавено: декември 13, 2018

Предмет: Техники за HDL проектирање и FPGA реализација

Код: 3ФЕИТ07022

Број на ЕКТС кредити: 6 ЕКТС

Неделен фонд на часови: 3+0+0+3

Наставник: Доц. д-р Данијела Ефнушева, Проф. д-р Татјана Николиќ

Цели на предметната програма (компетенции): Познавање на процес на дизајнирање дигитални електронски компоненти во јазици за опис на хардвер (HDL – Hardware Description Languages). Познавање на соодветни софтверски околини за проектирање и симулација со HDL. Работа со FPGA компоненти.

Содржина на предметната програма: Проектирање, реализација и примена на дигитални системи. HDL јазици за опис на хардвер: VHDL, Verilog, System C. Употреба на IP-јадра при развој на дигитални системи. Дизајнирање на систем-на-чип со HDL. Опис на процесори во HDL. Опис на магистрали во HDL. Проектирање на енергетски ефикасни вградливи системи. Дизајн на комуникациски дел за вградливи компјутерски системи. Запознавање со архитектура на FPGA. Работа со CAD алатки наменети за FPGA од различни производители: Xilinx, Altera. Проектирање и симулација на дигитални системи во CAD алатки. Програмирање на FPGA уреди. Примена на дигитални системи, проектирани во FPGA.

Литература:

Задолжителна литература
Бр.АвторНасловИздавачГодина
1Joao M. P. Cardoso,Michael Hubner"Reconfigurable Computing: From FPGAs to Hardware/Software Codesign"Springer-Verlag2011
2Eduardo Augusto Bezerra, Djones Vinicius Lettnin"Synthesizable VHDL Design for FPGAs"Springer2014
3Cem Unsalan, Bora Tar"Digital System Design with FPGA: Implementation Using Verilog and VHDL"Mc Graw Hill2017