Техники за HDL проектирање и FPGA реализација

Последна измена: јули 27, 2023
1. Наслов на наставниот предмет Техники за HDL проектирање и FPGA реализација
2. Код 4ФЕИТ12013
3. Студиска програма 7-НКС
4. Организатор на студиската програма

(единица, односно институт, катедра, оддел)

 Факултет за електротехника и информациски технологии
5. Степен (прв, втор, трет циклус) Втор циклус студии
6. Академска година/семестар I/1 7.   Број на ЕКТС кредити 6.00
8. Наставник Д-р Татјана Николиќ
9. Предуслов за запишување на предметот
10. Цели на предметната програма (компетенции):

Познавање на процесот на дизајнирање дигитални електронски компоненти во јазици за опис на хардвер (HDL – Hardware Description Languages). Познавање на соодветни софтверски околини за проектирање на дигитални системи и нивна симулација со HDL. Работа со FPGA компоненти.
11. Содржина на програмата:

Проектирање, реализација и примена на дигитални системи. HDL јазици за опис на хардвер: VHDL, Verilog, System C. Употреба на IP-јадра при развој на дигитални системи. Дизајнирање на систем-на-чип со HDL. Опис на процесори во HDL. Опис на магистрали во HDL. Проектирање на енергетски ефикасни вградливи системи. Дизајн на комуникациски дел за вградливи компјутерски системи.  Синтеза на високо ниво (HLS): податочен тек и граф на трансформација, синтеза на архитектура (распределба, споделување на ресурси, оптимизација на хардверска комплексност и перформанси), распоредување на операции (распоредување со ограничено време и ресурси, хеуристички алгоритми за распоредување на операции). Запознавање со архитектура на FPGA. Работа со софтверски околини наменети за FPGA од различни производители: Xilinx, Altera. Проектирање и симулација на дигитални системи во Xilinx Vivado Design Suite. Креирање на тест програми и поставување на параметри за симулација. Синтеза и имплементација на дигитален систем: aнализа на временски карактеристики и зафатнина на површина на FPGA чип. Програмирање на FPGA уреди. Примена на дигитални системи, проектирани во FPGA.
12. Методи на учење:

Предавања, самостојно учење, самостојна работа на проектни задачи и изработка на семинарски работи
13. Вкупен расположив фонд на време 180
14. Распределба на расположивото време 3 + 3
15. Форми на наставните активности 15.1 Предавања – теоретска настава 45 часови
15.2 Вежби (лабораториски, аудиториски), семинари, тимска работа 45 часови
16. Други форми на активности 16.1 Проектни задачи 30 часови
16.2 Самостојни задачи 30 часови
16.3 Домашно учење 30 часови
17. Начин на оценување
17.1 Тестови 10 бодови
17.2 Семинарска работа/проект (презентација: писмена и усна) 50 бодови
17.3. Активност и учење 0 бодови
17.4. Завршен испит 40 бодови
18. Критериуми за оценување (бодови/оценка) до 50 бода 5 (пет) (F)
од 51 до 60 бода 6 (шест) (E)
од 61 до 70 бода 7 (седум) (D)
од 71 до 80 бода 8 (осум) (C)
од 81 до 90 бода 9 (девет) (B)
од 91 до 100 бода 10 (десет) (A)
19. Услов за потпис и полагање на завршен испит Редовно посетување на наставата и изработена семинарска работа.
20. Начин на полагање на испитот

Во текот на семестарот, може да се полагаат тестови кои се спроведуваат во текот на часовите. На крај на семестарот или во другите испитни сесии, се полага писмен испит во времетраење од најмногу 120 минути. Се изработува семинарска работа или проектна задача (тимска или индивидуална). Во конечната оценка влегуваат поените од испитот, тестовите и од семинарската работа или проектната задача. Со посебно упатство објавено пред секој испит, се уредува начинот на полагање и користењето на учебни помагала и електронски уреди за време на испитот.
21. Јазик на кој се изведува наставата Македонски и Англиски
22. Метод на следење на квалитетот на наставата Самоевалуација
23. Литература
23.1.            Задолжителна литература
Ред.

број

 Автор Наслов Издавач Година
1. João M. P. Cardoso, Michael Hübner Reconfigurable Computing: From FPGAs to Hardware/Software Codesign Springer 2011
2. Eduardo Augusto Bezerra, Djones Vinicius Lettnin Synthesizable VHDL Design for FPGAs Springer 2014
3. Cem Unsalan, Bora Tar Digital System Design with FPGA: Implementation Using Verilog and VHDL Mc Graw Hill 2017
23.2.            Дополнителна литература
Ред.

број

 Автор Наслов Издавач Година
1.  Douglas L. Perry  VHDL : Programming By Example, Fourth Edition  McGraw-Hill  2002
2.  Brock J. LaMeres    Quick Start Guide to Verilog  Springer  2019